# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) PROJECTION FORMATION CIRC


(11) 55-33287 (A) (43) 8.3.1980 (19) JI


(21) Appl. No. 53-106504 (22) 31.8.1978

(71) FUJITSU K.K. (72) MASASHI NIWA(4)

(51) Int. Cl3. G06K9/46

PURPOSE: To make high-precision projection possible by finding a picture value by interpolating in the  $(\theta)$ -directional projection formation of a light-and-shape pattern. CONSTITUTION: The  $(\theta)$ -directional projection of input light-and-shape pattern f(x,Y) can be obtained by finding value  $f(X_i, Y_i)$  of a picture on coordinate system (X,Y) obtained by turning coordinate system (x,y) by angle of  $(\theta)$  and then by adding it along the X axis. Namely, projection P is expressed by  $P(Y_1) = \Sigma F(X_i, Y_i)$ . Since old coordinates  $(x_i,y_i)$  does not agree with lattice point  $(X_i,Y_i)$  of new coordinates in general,  $f(x_i,Y_i)$  can be obtained by interpolating from picture values  $(f_1)$  to  $(f_4)$  of lattice points  $M_1$  to  $M_4$  surrounding  $(x_1,y_i)$ . Namely,  $f(X_1, Y_i)$  van be obtained by weighting  $(f_1)$  to  $(f_4)$  in inverse proportion to distances  $(d_1)$  to  $(d_4)$  and then by integrating and normalizing and  $f(X_1,Y_1)$  is sumed up along the X axis to obtain the projection.





(54) HYSTERESIS RECORDING CONTROL SYSTEM OF MULTI-PROCESSOR SYSTEM

(11) 55-33288 (A)

(43) 8.3.1980 (19) JP


(21) Appl. No. 53-106507 (22) 31.8.1978

(71) FÜJITSU K.K. (72) ŠABUROU KANEDA

(51) Int. Cl3. G06F15/16,G06F11/16

PURPOSE: To eliminate rearrangement of event information by providing one hysteresis memory shared by the whole system and writing the event information under the condition that the memory is not used by another processor.

CONSTITUTION: An event assigned in central processor 1-0, when occurring, is detected by central processor 1-0 to read lock bit 6 and hysteresis counter 7. If lock bit 6 is [0], event information, an address assigned by hysteresis counter 7 and a write signal are sent to memory access control part 3. Consequently, hysteresis information is written by hysteresis memory 8 shared by several central processors 1. Even if an event occurs to central processor 1-1 while central processor 1-0 is in process of writing the event information, processor 1-1 is unable to write information because of lock bit 6 of [0] and the write operation is done after lock bit 6 is reset.



a: event discrimination, b: CPU signal, c: characteristic information basing upon event information, 4: main memory

(54) TEMPERATURE CONTROLLER

(11) 55-33289 (A) (43) 8.3.1980 (19) JP


(21) Appl. No. 53-106575 (22) 30.8.1978

(71) HITACHI SEISAKUSHO K.K. (72) KATSUAKI TAKAHASHI(2)

(51) Int. Cl3. G05D23/20,G05D23/24

PURPOSE: To make temperature control at a specific place possible by providing temperature detecting elements in an atmosphere and at the circumference of the specific place respectively and by connecting these elements in series when controlling the temperature at the specific place isolated from the atmosphere by heating or cooling.

CONSTITUTION: Water 1, a thermal conductor, is poured into container 5 and thermistor 3 and material 7, a temperature controlled object, are placed under this water to control heating cooler 2 by detecting the temperature of the water by thermistor 3, thereby keeping the temperature at external point 6 of material 7 constant. In this case, another thermistor 9 is provided to in atmosphere 4, and thermistor 3 under the water mentioned above and thermistor 9 in the atmosphere are connected in series so as to control the heating cooler via control circuit 8, thereby suppressing the drift of the material object due to temperature variation in the atmosphere.



#### (9) 日本国特許庁 (JP)

①特許出願公開

### ⑫公開特許公報(A)

昭55—33288

⑤Int. Cl.³G 06 F 15/16

11/16

識別記号

庁内整理番号 7165-5B 7368-5B 43公開 昭和55年(1980) 3月8日

発明の数 1 審査請求 未請求

(全 4 頁)

#### 

②特

願 昭53—106507

20出

願 昭53(1978)8月31日

70発 明 者 金田三郎

川崎市中原区上小田中1015番地 富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 京谷四郎

#### 明 網 書

#### 1. 発男の名称

マルナプロセツサ・システムにおける履歴記録 制御方式

#### 2. 特許請求の範囲

#### 集制等方式。

#### 3. 発男の評額な説明

本発明は、マルチプロセッサ・システムにかける最悪配象製御方式に関するものである。

本発明は、上記の久点を除去するものであつて、 イベント情報を発生時期に従つて並べ換える必要 のないマルチブロセッチシステムにおける版画記

特期 昭55-33288/20

最制御方式を提供するととを目的としている。そ してそのため、本発明のマルチプロセッサ・シス テムにかける厳歴記録制御方式は、複数のプロセ スサと、敵複数のプロセッチによつて共用される 主メモリとを借えるマルチプロセッサ・システム にかいて、上記複数のプロセッサの事象情報が記 録される履歴メモリと、事象情報の書込みエリヤ を指定する展展カウンタと、事象情報の上記履展 メモリへの書込み処理が実行中であるととを表示: するロック・ピット部とを設け、プロセッサに外 部より指定された事象が生超した時、当該プロセー ツサが上記ロック・ピットの内容を観取り、他の プロセツサによる事象情報の履歴メモリへの書込 みが行われていないととを条件として当数事象情 報を上記履歴カウンタで指定された履歴メモリの エリャへ書込むととを特象とするものである。以 下、本発明を図面を参照しつつ説明する。

第1図は、本発明が適用されるマルチプロセッサ・システムの板長を示す図、第2図は、 腹腰メモリの内容を示す図、第3図は、腹腰側側庭路の

構成を示す図である。第1図にかいて、1一0と 1一1は中央処理接触、2一0と2一1はテャネル制料を使、3はメモリ・アクセス制御国路をそれは 主メモリ、5一0と5一1は股限制御国路をそれ ぞれ示している。各中央処理接触1一0、1一1 に対して、如何なる事象の股限を記録すべきを というの外部から指示する。股限を記録すべきを しては何えばオペランド・アドレスが一致した というのである。 では何えばオペランド・アドレスが一致したととしてはか 行われたこと等がある。

第2回は、腰腰メモリの内容を示するのであつて、6はロック・ビット(Lock Bit)配像部、7は腰屋カウンタ、8は腰屋配像部を示している。これらのロック・ビット配像部、腰腰カウンタで、腰屋配像部 8 は主メモリ4 に準備されている。ロック・ビットは、或る中央処理装置が腰底配像部 8 にされる。ロック・ビットが輸通「1」であると、他の中央処理装置がイベント情報を展過配像部 8 に多込むことが出来ない。腰股カウンタ7は、イ

ペント情報を書込む香地を指示するものであり、 1つのイベント情報の書込みが終了すると、その 内容は+1される。履歴カウンタ7は最大数を計 数した後は、初期値へ異る。イベント情報は、イ ペントの種類、中央処理装置の看号かよびイベントの種類に基づく固有を情報などを含んで、例えば 分飲が行われた場合にかけるその分散命令のアド レスなどである。

第 8 図は、 腰屋制御回路の構成を示すものであって、 9 はローカル・メモリ・アドレス・レジスタ、 1 0 はローカル・メモリ、 1 1 ー 0 ないし11 ー 2 は作業用レジスタ、 1 2 は資体論理ユニット、 1 8 はムーパーをそれぞれ示している。ローカル・メモリ 1 0 内のロンク・ワード・アドレスとは、ロック・ピット配像部6のアドレスを指示し、 カウンタ・ワード・アドレスとは 歴歴カウンタ 7 のアドレスを示している。

いま、例えば中央処理装置1-0内に指定されたイベントが発生したと仮定する。中央処理装置

1 - 0 は、推定されたイペントが発生したことを 検出すると、ロック・ピット6かよび履歴カウン タ7の内容を飲み取る。そして、ロック · ピット 6が動理「0」であれば、イベント情報、イベン ト情報を書込むアドレスおよび書込み信号を、作 楽レジスタ11一0、11一1又は11一2かよ び演算論型ユニットしてを経由してメモリ・アク セス似剣部8へ送る。とれにより、イベント僧報 が腰腰記憶部 8 の指定されたエリヤに書込まれる。 中央処理装備1一0がイベント情報を書込んで いるとき、中央処理機関1―1K指定されたイベ ントが発生したとする。との時、ロック・ビット 6が輪環「1」となつているので、中央処理装置 1.-1のイベント情報の書込みは行われない。モ して、ロック・ビット6が解除されると、中央処 理装置1-1のイベント情報が農歴記憶部8に書 込まれる。

以上の説明から明らかなように、本発明によれば、複数のプロゼッサを有するマルチプロセッサ ・システムにおいて、金システムで共用される1 個の股歴メモリを散け、プロセッタに指定されたイベントが発生した時、他のプロセッタが股歴メモリを使用していないことを条件としてイベント情報の展歴メモリへの 込みを行い、他のブロセッタの歴歴メモリを使用している場合にはその使用の終了を持つてイベント情報の書込みを折じしているので、従来方式のように発生時刻を著にしてイベント情報を並べ換えるという処理が不要となる。


特別 別55-33288(3) ス・レジスタ、11-1まいし11-2-作業用 レジスタ、12…賃賃輸出ニット、13…ムー

> 特許出版人 富士 通 株式 会 社 代理人 弁理士 京 谷 因 郎

#### 4. 図面の簡単な説明

) 第1図は本発明が適用されるマルチプロセンサ・システムの概要を示す図、第2図は履歴メモリの内容を示す図、第3図は履歴制御回路の構成を示す図である。

1-0と1-1…中央処理整盤、2-0と2-1…チャネル制御装置、3…メモリ・アクセス制御部、4…主メモリ、5-0と5-1…股歴制御図路、6…ロック・ピット、7…股間カウンタ、8…層形記憶部、9…ローカル・メモリ・アドレ



特別昭55-33288(4)

#### 手続補正 (自発)

## 昭和53年9月22日

**特許庁長官 盤 谷 二 般** 

- 1. 事件の表示 昭和53年特許原才106507号
- 2. 発明の名称

マルチプロセツサ・システムにおける層層記録執御方式

ふ 機正をする者

事件との関係 特許出願人

在 新 神奈川県開発市中派区上小田中1015街地

氏 4 (522) 富士通株式会社

代表者 小 茶 关 菇

4. 代 墨 人

住 新 東京都荒川区置日暮星4丁自17書1号 佐原マンション3FB

氏 4 (8089) 弁理士 京 谷 四 郎

5. 補正により増加する発明の數

ム 補正の対象 明 細 書

7. 補正の内容 別紙の通り



#### 棚下の内板

(i) 特許請求の範囲を次のように補正する。

(2) オ2英オ8行の「本出版によつて」を「本出版人によつて」と補正する。

出上